DIALOG(R)File 347:JAPIO (c) 1999 JPO & JAPIO. All rts. reserv.

Image available 03921239 SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

04-286339 [JP 4286339 A] PUB. NO.: PUBLISHED: October 12, 1992 (19921012)

INVENTOR(s): OKA HIDEAKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or

Corporation), JP (Japan)

03-051258 [JP 9151258] APPL. NO.: March 15, 1991 (19910315) FILED:

ABSTRACT

PURPOSE: To provide an element structure for the Vth control of a poly-Si TFT to be formed on the multilayered part of the three dimensional IC and the provide a method of manufacturing semiconductor devices having the structure.

CONSTITUTION: An insulated gate semiconductor device is provided with at least a polycrystalline semiconductor layer 208 including a channel region doped with the impurities such as boron and mainly containing silicon, gate insulating films 204, 207, 209, gate electrode 205, 210 having sidewall 211 and source drain regions 212 formed on the polycrystalline semiconductor layer 208. A self-aligned TFT of an offset structure can be formed while another TFT exhibiting high performances of a high mobility and a high ON/OFF ratio can be formed on the multilayered part of the three dimensional IC.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-286339

(43)公開日 平成4年(1992)10月12日

H 0 1 L 21/336 29/784 27/00	301 P	8418 – 4M 9056 – 4M 7342 – 4M			G ·
(21)出願番号 特別	額平3-51258		(71)出顧人	セイコーエブソン株式会	
(22) 出願日 平6	戎 3 年(1991) 3 月	15日	(72)発明者	東京都新宿区西新宿2丁 岡秀明 長野県諏訪市大和3丁目 エプソン株式会社内	
			(74)代理人		(外1名)


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 三次元ICの積層部に形成するpoly-SiTFTのVth制御のための素子構造及び製造プロセスを提供する。

【構成】 絶縁ゲート型半導体装置において、シリコンを主体としポロン等の不純物をドーピングしたチャンネル領域を含む多結晶半導体層、ゲート絶縁膜、サイドウォールを有するゲート電極、該多結晶半導体層上に形成されたソース・ドレイン領域を少なくとも有する。

【効果】 オフセット構造を有するセルフアライン型T FTを低温形成でき、高移動度でオンオフ比の高い高性 能なTFTを三次元ICの積層部に形成できる。



【特許請求の範囲】

【請求項1】 絶縁ゲート型半導体装置のチャンネル領域がシリコンを主体とする多結晶半導体で形成された半導体装置において、チャンネル領域を含むシリコンを主体とし、ポロン等の不純物をドーピングした多結晶半導体層、ゲート絶縁膜、サイドウォールを有するゲート電域を含むシリコンを主体とする多結晶半導体層の少なくとも一部の領域上に形成されたソース・ドレイン領域を成す薄膜を少なくとも有することを特徴とする半導体装置。

【請求項2】 前記半導体装置が三次元 I C の積層部の素子として形成されたことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記チャンネル領域を成すシリコンを主体とする多結晶半導体層の膜厚が50人~250人であることを特徴とする請求項1または請求項2記載の半導体装置。

【請求項4】 前記多結晶半導体層の結晶化率が99. 5%以上であることを特徴とする請求項1から請求項3 記載の半導体装置。

【請求項5】 前記ソース・ドレイン領域を成す薄膜が不純物をドープした多結晶シリコンより成ることを特徴とする請求項1から請求項4記載の半導体装置。

【請求項6】 前記不純物をドープした多結晶シリコン 層の抵抗率が5×10⁻¹Ω・cm以下であることを特徴 とする請求項5記載の半導体装置。

【請求項7】 絶縁ゲート型半導体装置のチャンネル領域がシリコンを主体とする多結晶半導体で形成された半導体装置の製造方法において、チャンネル領域を含むシリコンを主体とし、ポロン等の不純物をドーピングした多結晶半導体層を形成する工程、ゲート電極及び該ゲート電極関壁のサイドウォールを形成する工程、該チャンネル領域を含むシリコンを主体とする多結晶半導体層の少なくとも一部の領域と正選択的にソース・ドレイン領域を成す薄膜を形成する工程を少なくとも有することを特徴とする半導体装置の製造方法。

【請求項8】 前記ソース・ドレイン領域を成す薄膜を 形成する工程において、前記薄膜が少なくともサイドウ オール上には成膜しない条件で選択的に成膜することを 特徴とする請求項7記載の半導体装置の製造方法。

【請求項9】 チャンネル領域を含むシリコンを主体とする多結晶半導体層を、弗素、塩素の内の少なくとも一方の元素を含むガスを少なくとも用い、更にジポラン等のドーピングガスを添加し、前記ガスをブラズマ状に励起分解し、成膜する工程を少なくとも有することを特徴とする請求項7から請求項8記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置及びその製造方法に係わり、特に、絶縁性非晶質材料上の半導体装置及びその製造方法に関する。

[0002]

【従来の技術】近年、半導体素子の高集積化が進み、4 MDRAM、1MSRAM等の量産や16M、64MD RAM、4MSRAM等の開発・試作が進められてい る。今後、これらの半導体素子の高密度化が更に進むに つれて、三次元構造の半導体素子実現に対する期待が更 に高まるものと予想される。SRAMを例にとると、4 10 M以上のSRAMでは、メモリーセルに高抵抗poly -Siを用いた4-T型のSRAMやシリコン基板上に n チャンネルと p チャンネルのMOSFETを形成した 6~T型のSRAMに代わり、積層CMOS構造のSR AMが検討、試作されている。積層CMOS構造では、 シリコン基板上にnチャ ンネルMOSFETが形成さ れ、絶縁材料を挟んでヮチャンネルpoly-SiTF Tが積層された構造になっており、4-T型と6-T型 の長所を持ち合わせている。即ち、pチャンネルをpo ly-SiTFTで形成し、積層構造とすることで4-20 T型とほぼ同じセルサイズでCMOS構造を実現でき、 高集積性、ソフトエラー耐性、低消費電力性等に優れた SRAMが実現できる。

[0003]

【発明が解決しようとする課題】しかし、従来のpol y-SiTFTの構造及び製造方法では、以下に述べる 問題があった。 (1) 550℃~650℃程度のアニー ルを数時間~数十時間行う必要があるため、スループッ トが低い。(2)550℃~650℃程度の固相成長ア ニールを行っただけでは、多結晶シリコンの結晶化率等 の結晶性を十分に向上させることができず、十分なオン オフ比を有するTFTを形成することが困難である。 (3) セルフアライン法でゲート電極をマスクとしてソ ースドレイン領域を形成するため、ドレイン端での電子 ・正孔対の生成電流等を原因としたオフリーク電流が発 生し、オフ電流を抑えられない等の問題があった。そこ で、本発明はより簡便かつ実用的なTFT構造及びその 製造方法で、結晶性の高い多結晶シリコンを再現性良く 形成し、高移動度でオンオフ比が大きいpoly-Si TFTを形成する素子構造及びその製造方法を提供する ものである。

[0004]

【課題を解決するための手段】本発明の半導体装置は、

1) 絶縁ゲート型半導体装置のチャンネル領域がシリコンを主体とする多結晶半導体で形成された半導体装置において、チャンネル領域を含むシリコンを主体とし、ポロン等の不純物をドーピングした多結晶半導体層、ゲート絶縁膜、サイドウォールを有するゲート電極、該チャンネル領域を含むシリコンを主体とする多結晶半導体層の少なくとも一部の領域上に形成されたソース・ドレイ

ン領域を成す薄膜を少な くとも有することを特徴とす る。

【0005】2) 前記半導体装置が三次元ICの積層部の素子として形成されたことを特徴とする。

【0006】3)前記チャンネル領域を成すシリコンを 主体とする多結晶半導体層の膜厚が50A~250Aで あることを特徴とする。

【0007】4) 前記多結晶半導体層の結晶化率が9 9.5%以上であることを特徴とする。

5) 前記ソース・ドレイン領域を成す薄膜が不純物をドープした多結晶シリコンより成ることを特徴とする。

【0008】6)前記不純物をドープした多結晶シリコン層の抵抗率が 5×10^{-4} $\Omega\cdot c$ m以下であることを特徴とする。

【0009】本発明の半導体装置の製造方法は、

7) 絶縁ゲート型半導体装置のチャンネル領域がシリコンを主体とする多結晶半導体で形成された半導体装置の製造方法において、チャンネル領域を含むシリコンを主体とし、ポロン等の不純物をドーピングした多結晶半導体層を形成する工程、ゲート電極及び該ゲート電極側壁のサイドウォールを形成する工程、該チャンネル領域を含むシリコンを主体とする多結晶半導体層の少なくとも一部の領域上に選択的にソース・ドレイン領域を成す薄膜を形成する工程を少なくとも有することを特徴とする。

【0010】8)前記ソース・ドレイン領域を成す薄膜を形成する工程において、前記薄膜が少なくともサイドウォール上には成膜しない条件で選択的に成膜することを特徴とする。

【0011】9)チャンネル領域を含むシリコンを主体 30 とする多結晶半導体層を、弗素、塩素の内の少なくとも一方の元素を含むガスを少なくとも用い、更にジボラン等のドーピングガスを添加し、前記ガスをブラズマ状に励起分解し、成膜する工程を少なくとも有することを特徴とする。

[0012]

【実施例】(実施例1)図1は、本発明の実施例における半導体装置の断面図の一例である。図1では、3次元トランジスタへの簡単な応用例(スタックト型CMOS)を示す。

【0013】図1において、101はシリコン基板、102はp-well領域、103は素子分離領域、104はゲート絶線膜、105はゲート電極、106はソース・ドレイン領域を成すn-拡散層、107はゲート絶線膜、108は多結晶シリコン層、109はゲート絶線膜、110は上部ゲート電極、111はサイドウォール、114はコンタクトホール、112は多結晶シリコン上の低抵抗薄膜(ソース・ドレイン領域となる)、113はゲート電極上の低抵抗薄膜、115は配線である。本発明のpoly-SiTFTは、サイドウォールを用いたセルフアライン型の構造を有することを特徴 50

とし、ソース・ドレイン領域を選択的に成膜する構造を 特徴とする。本発明では、ソース・ドレイン領域とゲー ト電極の短絡をサイドウォールで防ぐことができ、同時 にサイドウォールにより、オフセット構造を形成できる ため、ドレイン端での電子・正孔対の生成電流やField-Enhanced-Eaission 電流等を原因としたオフリーク電流 を抑制し、充分なオンオフ比が得られる。又、図1で は、多結晶シリコン層108が、ゲート絶縁膜を介して上 下 2 つのゲート電極105, 110 によって挟まれたダブルゲ 10 一ト構造を例としている。この様なダブルゲート構造を 採用し、多結晶シリコン層の膜厚を250A以下、窒ま しくは150A以下とすることで、オン電流が飛躍的に 増加し、ゲート長1. 2μm、ゲート幅0. 6μmのP チャンネルトランジスタでドレイン電圧3V、ゲート電 圧3Vの時のオン電流として、約1×10・Aが得られ た。更に、本発明のオフセットゲート構造を採用するこ とで、オフ電流も低減され、ゲート長1. 2μm、ゲー ト幅 0. 6 μ m の P チャンネルトランジスタでドレイン 電圧 $0\,V$ 、ゲート電圧 $0\,V$ の時のオフ電流を $1 imes 1\,0^{-1}$ · A以下に抑えることができた。その結果、8 ケタ以上 オンオフ比が得られた。尚、上部電極のオフセット構造 を有効に機能させるためには、下部電極端が上部電極の オフセット領域よりも内側にはいることが重要である。 従って、下部電極のゲート長は上部電極と同程度にする か、それよりも狭く設計することが望ましい。

【0014】図2は、本発明の実施例における半導体装置の製造工程図の一例である。尚、図2では3次元トランジスタへの簡単な応用例(スタックト型CMOS)を示す。

2 【0015】図2において、(a)は、シリコン基板20 1にp-well領域202を形成し、LOCOS酸化法で 素子分離領域203を形成する工程である。

【0016】(b)は、ゲート絶縁膜204を形成後、ゲート電極205をpoly-Si等を素子材とし形成後、所定の形状にパターン形成し、ソース・ドレイン領域を成すn 拡散層206を形成する工程である。

【0017】(c)は、ゲート絶縁膜207を形成し、多結晶シリコン層208を形成し、所定の形状にバターン形成する工程である。ゲート絶縁膜の形成方法としては、CVD法、プラズマCVD法、ECRーPCVD法、光CVD法、スパッタ法等で低温成膜する方法が、シゴン基板上に形成した素子の不純偽シリコン層の形成は関連である。大に、多結晶シリコンを表しては、プラスとして、多はH4、SizHa等に加えてを表現である。ので、SiH4、SizHa等に加えて、第2により、第2によりに、SizHa等に加えて、第2により、第300℃に、SiH4、SizHa等に加えて、第2により、第300℃に表すの元素を含む反応がスとして、SiH4、SizHa等に加えて、第2により、第300元素を含む反応がスとして、高品質な多結晶シリコン膜を低温形成で、ある。成膜条件の一例を以下に示す。反応がスとして、

SiH₁、ジクロルシラン(SiH₂Cl₂)、H₂を用 い、混合比を例えば、SiHa:SiH:Cl:=1:2 0~1:200程度、SiH.:H:=1:100~1: 1000程度に設定し、基板温度を300℃~450℃ 程度に保持し、FFパワーを印加し、反応ガスを分解し 多結晶シリコンを成膜する。膜厚に関しては、多結晶シ リコン層を薄膜化すると、オフ電流が減少し、Vth. (しきい値電圧) が減少する現象が知られている。従っ て、多結晶シリコン層の膜厚は5 00人以下が望まし く、50人~250人程度が特に望ましい。従って、こ 10 の様な薄膜でかつ高品質な多結晶シリコンを形成するこ とが特に重要となる。基板温度が300℃以下の場合 は、結晶化率が低く、<220>配向性も見られない が、基板温度を400℃~450℃程度にすると50Å ~250A程度の薄膜でも、結晶化率98%以上で<2 20>に配向した高品質な多結晶シリコンを成膜するこ とができる。尚、結晶化率を上げるという点では、基板 温度は450℃~600℃程度で成膜した膜のほうがさ らに良好で、99.5%以上の結晶化率を達成でき、T FTのオン電液の増大及びオフ電流の低減に有効であ る。この様に、本発明によれば、低温で高品質の多結晶 シリコン膜を形成できるため、本実施例に示したスタッ クト型CMOSを始め、高性能な3次元ICを低温で製 **造することができる。尚、本実施例では反応ガスとし** て、SiH: Cl: を用いる場合を示したが、これに限定 されるものではない。例えばSiCl4、SiH₂C 1:. SiHCli. Cl:. SiF.. SiHFi. SI H:F:、SiH1F、Si:F4、F:、HCl等のF(弗 素) もしくはC 1 (塩素) のうちの少なくとも一方の元 素を含むエッチング性を有する反応ガスとSiH.、S 30 i_2H_s 、S i_3H_s 等の反応ガスを通量混合することで、 高品質な多結晶シリコンを低温で成膜することができ

【0018】又、チャンネル領域に不純物をドーピング して、V t h (しきい値電圧)を制御する手段も極めて 有効である。固相成長法で形成した多結晶シリコンTF Tでは、Nチャンネルトランジスタがデブレッション方 向にVthがシフトし、Pチャンネルトランジスタがエ ンハンスメント方向にシフトする傾向がある。又、上記 TFTを水素化した場合、その傾向がより顕著になる。 そこで、チャンネル領域に10¹⁵~10¹⁹/cm³程度 の不純物をドープすると、Vthのシフトを抑えること ができる。そこで、SiH4及びSiH2Cl2等の塩 素もしくは弗素を含むガスに加えて、B2H。等のドーピ ングガスを混入することで、イオンインブラを用いずに チャンネルドーピングを行なうことができる。成膜条件 の一例としては、SiH.+SiH2Cl2:B2H6= 1:0.1ppm~0.1%程度混入することで、Vt h 制御が可能となる。特に、ドーブ量を最適化すること で、Pチャンネルトランジスタ、Nチャンネルトランジ 50 純物をドープした多結晶シリコンを、ソース・ドレイン

スタ共才フ電流が最小になるように、V t h を制御する ことができる。従って、CMOS型のTFT素子を形成 する場合においてもPch、Nchを選択的にチャンネ ルドープせずに、チャンネル部をなす多結晶シリコンの 成膜工程のみで、Pch、Nch共、Vthの制御が可 能である。

6

【0019】(d)は、ゲート絶縁膜209を形成するエ 程である。ゲート絶縁膜の形成方法としては、CVD 法、プラズマCVD法、ECR-PCVD法、光CVD 法、スパッタ法等で低温成膜する方法が、シリコン基板 上に形成した素子の不純物の再分布等を防ぐ目的からし て望ましい。

【0020】 (e) は、上部ゲート電極210を形成後、 サイドウォール211を形成する工程である。まず、ゲー ト電極210を不純物をドープした多結晶シリコンで形成 し、所定の形状にパターン形成する。多結晶シリコン層 の形成方法としては、プラズマCVD法(PCVD法) で基板温度300℃~450℃程度の低温で多結晶シリ コンを膜厚500A~4000A程度成膜する方法があ る。尚、本実施例では多結晶シリコン層をゲート絶縁膜 を介して上部ゲート電極と下部ゲート電極で挟んだダブ ルゲート構造のTFTを例としている。以下に、成膜条 件の一例を示す。反応ガスとして、モノシラン(SiH ↓)、ジクロルシラン(SiHzClz)、Hzを用い、混 合比を例えば、SiH。: SiHz С l : = 1 : 20~ 1:200程度、SiH4:H2=1:100~1:10 00程度に設定し、ドーピングガスとして、ジボラン (B₂ H₄) またはホスフィン (P H₁)、アルシン (A s H₁) 等を用い、例えば、S i H₄: P H₁ = 1:0. 002~1:0.04程度の混合比で混合する。基板温 度を300℃~450℃程度に保持し、rfパワーを印 加し反応ガスを分解し、不純物をドープした低抵抗多結 **晶シリコンを成膜する。この様にして形成された多結晶** シリコンのシート抵抗は2000Aの膜厚で30~50 □ノ□であり、低抵抗な多結晶シリコンを低温で成膜す ることができる。尚、多結晶シリコンの形成方法はこれ に限定されるものではない。続いて、サイドウォール21 1を形成する。常圧CVD法、スパッタ法、プラズマC VD法、ECR-PCVD法等で、SiOx、SiNx 等の絶縁膜を500A~3000A程度形成し、異方性 エッチングで該絶縁膜をエッチングし、サイドウォール 211を形成する。

【0021】 (f) は、層間絶縁膜207にコンタクトホ ール214を開け、低抵抗薄膜を多結晶シリコン上212(ソ ース・ドレイン領域となる) とゲート電極上213とコン タクトホール内に選択的に成膜し、続いて、結晶粒界に 存在する欠陥を低減する目的で、水素ガス等を少なくと も含む気体のプラズマ雰囲気にさらす等の方法で水素化 し、配線215を形成する工程である。本実施例では、不

領域212とゲート電極上213及びコンタクドホール内に選 択的に形成する場合を例とする。多結晶シリコン層の形 成方法としては、プラズマCVD法(PCVD法)で基 板温度300℃~450℃程度の低温で多結晶シリコン を膜厚500人~3500人程度選択成長する方法が有 効である。即ち、多結晶シリコン208、210上及びコンタ クトホール214内のみ不純物をドープした多結晶シリコ ンを選択的に成長させ、それ以外の領域(層間絶縁膜20 7、サイドウォール211)には多結晶シリコンを成膜させ ない方法を用いることで、オフセットゲート構造のセル 10 フアライン型のTFTを低温形成することができる。特 に本発明では、サイドウォールを設け、選択成長させる ことで、ゲート電極とソース・ドレイン領域の短絡を完 全に防ぐことができる。多結晶シリコン層の形成方法と しては、プラズマCVD法 (PCVD法) で基板温度3 00℃~450℃程度の低温で多結晶シリコンを膜厚5 00人~3500人程度 選択成長する方法が有効であ る。以下に、成膜条件の一例を示す。反応ガスとして、 モノシラン(SiHa)、ジクロルシラン(SiHzCl 2)、H2を用い、混合比を例えば、SiH1:SiH2C 20 l:=1:20~1:200程度、SiH::H:=1: 100~1:1000程度に設定し、ドーピングガスと して、ジポラン (B:H₆) またはホスフィン (P H₂)、アルシン(AsH₂)等を用い、例えば、SiH 4: B₂ H₆ = 1: 0. 002~1: 0. 04程度の混合 比で混合する。基板温度を300℃~450℃程度に保 持し、rfパワーを印加し反応ガスを分解し、不純物を ドープした低抵抗多結晶シリコンを成膜する。この様に して形成した多結晶シリコンのシート抵抗は2000人 の膜厚で $30\sim50$ Ω / \Box であり、低抵抗な多結晶シリ 30 コンを低温で成膜することができる。尚、多結晶シリコ ンの形成方法はこれに限定されるものではない。

【0022】尚、本発明は、図1及び図2の実施例に示

したTFT以外にも、絶縁ゲート型半導体素子全般に応用できる。

8

[0023]

【発明の効果】以上述べたように、本発明によればより 簡便な製造プロセスでpoly-SiTFTのVth制 御が可能となる。また、本発明のTFT構造及びその製 造方法によれば、チャンネル領域にB等の不純物を含ん だオフセット構造を有するセルフアライン型TFTを低 温形成できるため、三次元IC等を低コストで製造でき るようになった。本発明は、大型で高解像度の液晶表示 パネルや大型で高速高解像度の密着型イメージセンサに も応用できる。

【0024】また、本発明は、図2の実施例に示したT FT以外にも、絶縁ゲート型半導体素子全般に応用できる。

【図面の簡単な説明】

【図1】本発明の実施例における半導体装置の断面図である。

【図2】本発明の実施例における半導体装置の製造工程 図である。

【符号の説明】

101 ••• 絶縁性非晶質材料

102,208 ・・・ 多結晶シリコン層

103, 204, 207, 209 ・・・ ゲート絶縁膜

104, 205, 210 ・・・ ゲート電極

105.211 ・・・ サイドウォール

106,212・・・ ソース・ドレイン領域

108 --- 層間絶縁膜


109 ・・・ コンタクト六

110 … 配練


201 ・・・ シリコン基板

203 ••• 素子分離領域

[图1]



[2 2]



フロントページの続き

 (51) Int. Cl. 5
 識別記号
 庁内整理番号
 FI
 技術表示箇所

 H 0 1 L 27/092
 27/11
 8728 - 4M
 H 0 1 L 27/10
 3 8 1